Family list

6 family members for: JP10301147

Derived from 5 applications

1 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Inventor: YAMAZAKI SHUNPEI; ONUMA HIDETO; Applicant: SEMICONDUCTOR ENERGY LAB

(+2)

EC: IPC: G02F1/136; G02F1/1368; H01L21/336

(+13)

Publication info: JP10301146 A - 1998-11-13

2 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Inventor: YAMAZAKI SHUNPEI; ONUMA HIDETO; Applicant: SEMICONDUCTOR ENERGY LAB

(+2)

EC: IPC: G02F1/136; G02F1/1368; H01L21/336

(+13) **Publication info: JP10301147 A** - 1998-11-13

3 Semiconductor device and method of fabricating the same

Inventor: YAMAZAKI SHUNPEI (JP); OHNUMA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

HIDETO (JP); (+2)

EC: H01L21/77T; G02B27/01C; (+2) **IPC:** H01L21/336; H01L21/84; H01L27/12 (+6

Publication info: US6133075 A - 2000-10-17

4 Semiconductor device and method of fabricating the same

Inventor: YAMAZAKI SHUNPEI (JP); OHNUMA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

HIDETO (JP); (+2)

EC: H01L21/77T; G02B27/01C; (+2) IPC: H01L21/336; H01L21/84; H01L27/12 (+6

Publication info: US6524896 B1 - 2003-02-25

5 Semiconductor device and method of fabricating the same

Inventor: YAMAZAKI SHUNPEI (JP); OHNUMA Applicant: SEMICONDUCTOR ENERGY LAB (JP)

HIDETO (JP); (+2)

Publication info: US6864127 B2 - 2005-03-08 US2003138996 A1 - 2003-07-24

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent number:

JP10301147

Publication date:

1998-11-13

Inventor:

YAMAZAKI SHUNPEI; ONUMA HIDETO; TAKANO

TAMAE: OTANI HISASHI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

G02F1/136; G02F1/1368; H01L21/336; H01L21/822;

H01L27/04; H01L29/786; G02F1/13; H01L21/02; H01L21/70; H01L27/04; H01L29/66; (IPC1-7): G02F1/136; H01L21/336; H01L21/822; H01L27/04;

H01L29/786


- european:

Application number: JP19970123284 19970425 Priority number(s): JP19970123284 19970425

Report a data error here

Abstract of **JP10301147**

PROBLEM TO BE SOLVED: To provide a technique for embodying the simplification of processes for manufacturing semiconductor devices. SOLUTION: An insulating film 103 having apertures 104, 105 is formed on an amorphous film 102 contg. silicon. Next, crystallization is executed by introducing catalyst elements from these apertures. Apertures 111 are formed at this insulating film 103 after the crystallization and P ions are added thereto. Regions 112, 113 for guttering the catalyst elements and regions 114 functioning afterward as lower electrodes of auxiliary capacitors may be simultaneously formed by this process.



(19)

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-301147

(43)公開日 平成10年(1998)11月13日


(51) Int. Cl. 6	識別記号	F I
G02F 1/136	500	G02F 1/136 500
H01L 27/04		H01L 27/04 C
21/822		29/78 612 7
29/786		627 G
21/336		
		審査請求 未請求 請求項の数19 FD (全17頁)
(21)出願番号	特顧平9-123284	(71)出願人 000153878
		株式会社半導体エネルギー研究所
(22)出願日	平成9年(1997)4月25日	神奈川県厚木市長谷398番地
		(72)発明者 山崎 舜平
		神奈川県厚木市長谷398番地 株式会社半
		導体エネルギー研究所内
		(72)発明者 大沼 英人
		神奈川県厚木市長谷398番地 株式会社半
		導体エネルギー研究所内
		(72)発明者 高野 圭恵
		神奈川県厚木市長谷398番地 株式会社半
		導体エネルギー研究所内
		最終頁に続く

(54)【発明の名称】半導体装置およびその作製方法

(57)【要約】

【課題】 半導体装置の作製工程の簡略化を実現するための技術を提供する。

【解決手段】 珪素を含む非晶質膜102上に開口部104、105を有した絶縁膜103を形成する。次に開口部から触媒元素を導入して結晶化を行う。結晶化後、絶縁膜103に開口部111を形成し、Pイオンを添加する。この工程により触媒元素をゲッタリングさせるための領域112、113と後に補助容量の下部電極として機能する領域114とを同時に形成することができる。



۷,

【特許請求の範囲】

【請求項1】 画素マトリクス回路を構成する複数の画素 領域のそれぞれに少なくとも一つの半導体素子及び補助 容量を有する半導体装置であって、

1

前記半導体素子の活性層及び前記補助容量を構成する一対の電極の少なくとも一方は、珪素を含む半導体膜で構成され、

前記補助容量を構成する一対の電極の一方は、15族から選ばれた元素、珪素の結晶化を助長する触媒元素およびハロゲン元素を含み、

前記触媒元素の濃度は前記活性層の少なくともチャネル 形成領域に含まれる触媒元素の濃度よりも高いことを特 徴とする半導体装置。

【請求項2】珪素を含む半導体膜で形成された半導体素子で構成される周辺回路及び画素マトリクス回路を有する半導体装置において、

前記画素マトリクス回路を構成する複数の画素領域のそれぞれは少なくとも一つの補助容量を有し、

前記補助容量を構成する一対の電極の少なくとも一方は、15族から選ばれた元素を含む前記半導体膜で構成 20 され、

前記補助容量を構成する一対の電極の一方は、珪素の結晶化を助長する触媒元素およびハロゲン元素を含み、

前記触媒元素の濃度は前記半導体素子の少なくともチャネル形成領域に含まれる触媒元素の濃度よりも高いことを特徴とする半導体装置。

【請求項3】請求項1または2において、珪素を含む半 導体膜は特定の方向に規則性をもって並んだ棒状または 偏平棒状結晶が複数集合してなる結晶構造を有している ことを特徴とする半導体装置。

【請求項4】請求項1または2において、触媒元素とは Ni、Co、Fe、Pd、Pt、Cu、Auから選ばれた少なくとも一つの元素であることを特徴とする半導体 装置。

【請求項5】請求項1または2において、15族から選ばれた元素とはP、As、Sb、Biから選ばれた少なくとも一つの元素であることを特徴とする半導体装置。

【請求項6】請求項1または2において、補助容量を構成する一対の電極の一方には、ハロゲン元素が 1×10^{15} $\sim 1\times10^{15}$ aloms/cm'の濃度で含まれることを特徴とす 40 る半導体装置。

【請求項7】珪素を含む非晶質膜の全部または一部に対して該珪素の結晶化を助長する触媒元素を保持または添加する工程と、

加熱処理により前記珪素を含む非晶質膜の素子形成部を結晶化させる工程と、前記素子形成部に隣接する領域および補助容量の下部電極となる領域に対して15族から選ばれた元素を同時に添加する工程と、

加熱処理により前記15族から選ばれた元素を添加した 領域に前記触媒元素をゲッタリングさせる工程と、 ハロゲン元素を含む雰囲気における加熱処理により該雰囲気中に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項8】珪素を含む非晶質膜上に第1の開口部を有する絶縁膜を形成する工程と、

前記絶縁膜をマスクとして前記珪素を含む非晶質膜に対して該珪素の結晶化を助長する触媒元素を保持または添加する工程と、

加熱処理により前記非晶質膜の素子形成部を結晶化させ 10 る工程と、

前記絶縁膜に第2の開口部を形成する工程と、

前記結晶化工程で得られた珪素を含む膜のうち、第1及 び第2の開口部の底部に露出した領域に対して15族か ら選ばれた元素を同時に添加する工程と、

加熱処理により前記15族から選ばれた元素を添加した 領域に前記触媒元素をゲッタリングさせる工程と、

ハロゲン元素を含む雰囲気における加熱処理により該雰囲気中に前記触媒元素をゲッタリングさせる工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項9】請求項8において、第2の開口部は補助容量の下部電極となる領域上に形成されることを特徴とする半導体装置の作製方法。

【請求項10】同一基板上に周辺回路と画素マトリクス 回路とを有する半導体装置の作製方法において、

珪素を含む非晶質膜上の前記画素マトリクス回路となる 領域のみに絶縁膜を形成する工程と、

前記絶縁膜に開口部を形成する工程と、

前記絶縁膜をマスクとして前記珪素を含む非晶質膜に対して該珪素の結晶化を助長する触媒元素を保持または添 30 加する工程と、

加熱処理により前記珪素を含む非晶質膜の素子形成部を結晶化させる工程と、

前記素子形成部に隣接する領域および補助容量の下部電極となる領域に15族から選ばれた元素を同時に添加する工程と、

加熱処理により前記15族から選ばれた元素を添加した 領域に前記触媒元素をゲッタリングさせる工程と、

ハロゲン元素を含む雰囲気における加熱処理により該雰囲気中に前記触媒元素をゲッタリングさせる工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項11】同一基板上に周辺回路と画素マトリクス回路とを有する半導体装置の作製方法において、

珪素を含む非晶質膜上の前記周辺回路となる領域のみに 絶縁膜を形成する工程と、

前記絶縁膜に開口部を形成する工程と、

前記絶縁膜をマスクとして前記珪素を含む非晶質膜に対 して該珪素の結晶化を助長する触媒元素を保持または添 加する工程と、

加熱処理により前記珪素を含む非晶質膜の素子形成部を 50 結晶化させる工程と、

4

前記素子形成部に隣接する領域および補助容量の下部電極となる領域に15族から選ばれた元素を同時に添加する工程と、

3

加熱処理により前記15族から選ばれた元素を添加した 領域に前記触媒元素をゲッタリングさせる工程と、

ハロゲン元素を含む雰囲気における加熱処理をにより該 雰囲気中に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項12】同一基板上に周辺回路と画素マトリクス 回路とを有する半導体装置の作製方法において、

珪素を含む非晶質膜のうち、前記周辺回路となる領域の 全部または一部のみに対して該珪素の結晶化を助長する 触媒元素を保持または添加する工程と、

加熱処理により前記周辺回路となる領域の素子形成部を 結晶化させる工程と、

前記素子形成部に隣接する領域および補助容量の下部電極となる領域に15族から選ばれた元素を同時に添加する工程と、

加熱処理により前記15族から選ばれた元素を添加した 領域に前記触媒元素をゲッタリングさせる工程と、

ハロゲン元素を含む雰囲気における加熱処理により該雰 囲気中に前記触媒元素をゲッタリングさせる工程と、 を有することを特徴とする半導体装置の作製方法。

【請求項13】請求項7、8、10、11または12において、前記15族から選ばれた元素を添加する工程はゲッタリング領域を形成する工程と補助容量の下部電極を形成する工程とを兼ねることを特徴とする半導体装置の作製方法。

【請求項14】請求項7、8、10、11または12において、触媒元素としてNi、Co、Fe、Pd、Pt、Cu、Auから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。

【請求項15】請求項7、8、10、11または12に おいて、触媒元素はイオンプランテーション法により添 加されることを特徴とする半導体装置の作製方法。

【請求項16】請求項7、8、10、11または12において、15族から選ばれた元素としてP、AsSb、Biから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。

【請求項17】請求項7、8、10、11または12に 40 おいて、15族から選ばれた元素を添加する工程は、イオンプランテーション法またはプラズマドーピング法で行われることを特徴とする半導体装置の作製方法。

【請求項18】請求項7、8、10、11または12において、15族から選ばれた元素を添加する工程は1× $10^{13}\sim8\times10^{13}$ atoms/cm²のドーズ量で行われることを特徴とする半導体装置の作製方法。

【請求項19】請求項7、8、10、11または12に おいて、15族から選ばれた元素によるゲッタリング工 程は500~700で行われ、 ハロゲン元素によるゲッタリング工程は700~110 0℃で行われることを特徴とする半導体装置の作製方 法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は半導体薄膜を利用した半導体装置およびその作製方法に関する技術であり、特に珪素を含む結晶性膜を利用した薄膜トランジスタ (Thin Film Transistor: TFT) に関する。

【0002】なお、本明細書において、半導体装置とは 半導体を利用して機能する装置全般を指すものであり、 TFT、MOSFET (IGFET) の如き半導体素子 のみならず、電気光学装置(液晶表示装置等)やそれを 搭載した応用製品(電子デバイス等)も半導体装置の範 疇に含まれるものとする。本明細書中では区別を明確に するため、適宜半導体素子、表示装置等と記載する。

[0003]

【従来の技術】近年、基板上に形成した薄膜トランジスタ (TFT) で半導体回路を形成する技術の進歩が著しい。特に、薄膜半導体として結晶性珪素膜(ポリシリコン膜等)を用い、同一基板上に周辺回路と画素マトリクス回路とを搭載したアクティブマトリクス型表示装置が実用化レベルに達している。

【0004】中でもアクティブマトリクス型液晶表示装置(以下、AM-LCDと呼ぶ)はノートパソコン、プロジェクター、携帯機器等のディスプレイ用として活発に開発が進められている。AM-LCDはその動作モードによって透過型LCDと反射型LCDとに大別される。

30 【0005】また現在、高精細かつ明るい液晶表示装置の開発が急がれ、XGA(1024×768 画素) やSXGA(1280×1024画素)の様に各画素が30μm角以下の極めて微細なものとなる構造が開発されている。

【0006】上述の様なAM-LCDは液晶層に印加した電圧によって液晶層の光学応答特性を変化させ、光のオン/オフ制御を行う。また、通常は液晶層に保持した電荷の漏れを補うため、補助容量を各画素に設ける構成となる。

【0007】ところで、本発明者らは珪素を含む結晶性膜の形成方法として、結晶化を助長する触媒元素(代表的にはニッケル)を利用して結晶性膜を得る方法を開示している(特開平7-130652号公報参照)。

【0008】同公報では触媒元素を直接添加して結晶化させた領域(以下、縦成長領域と呼ぶ)と、触媒元素を添加した領域の周囲に形成される結晶化領域(以下、横成長領域と呼ぶ)とを形成する技術が開示されている。

【0009】しかしながら、触媒元素は殆どが金属元素であるため、結晶化後に残存するとTFTの信頼性を損ねる恐れがあり好ましくない。

50 [0010]

40

5

【発明が解決しようとする課題】本願発明は、上記触媒 元素を効果的に除去または低減する工程を有する半導体 装置の作製方法において、製造工程を簡略化するための 技術を提供することを課題とする。

[0011]

【課題を解決するための手段】本明細書で開示する発明 の構成は、珪素を含む非晶質膜の全部または一部に対し て該珪素の結晶化を助長する触媒元素を保持または添加 する工程と、加熱処理により前記珪素を含む非晶質膜の 素子形成部を結晶化させる工程と、前記素子形成部に隣 10 接する領域および補助容量の下部電極となる領域に対し て15族から選ばれた元素を同時に添加する工程と、加 熱処理により前記15族から選ばれた元素を添加した領 域に前記触媒元素をゲッタリングさせる工程と、ハロゲ ン元素を含む雰囲気における加熱処理により該雰囲気中 に前記触媒元素をゲッタリングさせる工程と、を有する ことを特徴とする。

【0012】本発明の基本的な目的は、珪素を含む非晶 質膜の結晶化に使用した触媒元素を形成後の結晶性膜中 からゲッタリングする作製方法において、その工程を簡 20 略化することにある。

【0013】ここで上記触媒元素のゲッタリング方法に ついて簡単に説明する。本頑発明の構成の一つに、15 族から選ばれた元素によるゲッタリング効果とハロゲン 元素によるゲッタリング効果を利用する特徴がある。

【0014】上記触媒元素としてはNi(ニッケル)、 Co(コバルト)、Fe(鉄)、Pd(パラジウム)、 Pt(白金)、Cu(銅)、Au(金)が代表的であ る。本発明者らの実験では、ニッケルが最も適した元素 であることが判明している。

【0015】また、上記触媒元素をゲッタリングする1 5族元素としては、N(窒素)、P(リン)、As(砒 素)、Sb(アンチモン)、Bi(ビスマス)が挙げら れるが、特に顕著な作用効果を示すのはリンである。

【0016】典型的な例としては、触媒元素としてニッ ケル、ゲッタリング元素(15族元素)としてリンを使 用した場合、600℃前後の加熱処理によってリンとニ ッケルが安定な結合状態を示す。この時、Ni、P、N is P2 Ni2 P, Ni3P2 Ni2 P3 NiP2 、NiP,という結合状態をとりうる。

【0017】また、上記触媒元素をゲッタリングするハ ロゲン元素としては、F(フッ素)、C1(塩素)、B r(臭素)が挙げられる。特に、塩素は触媒元素として ニッルを用いた場合に揮発性の塩化ニッケルとなって気 相中へと離脱する。

【0018】以上の様に、珪素を含む非晶質膜の結晶化 を助長する触媒元素としてニッケルを使用した場合、1 5族から選ばれた元素やハロゲン元素のゲッタリング作 用により結晶性膜中から除去または低減することができ る。本願発明ではその両者を併用することで顕著な作用 50 103上に塗布し、スピンコート法によりニッケル含有

効果を得ることができる。

[0019]

【実施例】

〔実施例1〕本発明を利用して反射型液晶表示装置を作 製する例について図1を用いて説明する。本実施例では 周辺回路を構成する基本回路であるCMOS回路と画素 マトリクス回路とを同一基板上に形成する工程について 説明する。

【0020】なお、図面作成の都合上、周辺回路と画素 マトリクス回路の縮尺比は対応しておらず、画素マトリ クス回路部を大きめに記載している。

【0021】また、周辺回路はシフトレジスト等に代表 されるドライバー回路だけでなく、その他の信号処理を 行うロジック回路も含まれる。例えば、メモリ、D/A コンバータ、オペアンプ、パルスジェネレータなどがロ ジック回路に含まれる。

【0022】まず、絶縁表面を有する基板として石英基 板101を用意する。石英基板101の上に酸化珪素膜 等の下地膜を設けた構成としても良い。また、石英基板 の代わりにシリコン基板、セラミックス基板等を用いて も良い。

【0023】次に、非晶質珪素膜102をプラズマCV D法または減圧CVD法を用いて10~75nm(好ましくは 15~45nm) の厚さに形成する。なお、非晶質珪素膜以外 にも珪素を含む非晶質半導体膜、例えばSi, Ge,-x (0 < X < 1) を用いることもできる。

【0024】次に、非晶質珪素膜102を特開平8-7832 9 号公報記載の技術を適用して結晶化する。同公報の特 徴は、非晶質珪素膜に対して触媒元素を選択的に添加 し、基板と概略平行に結晶成長した領域(横成長領域) を得ることにある。

【0025】まず、非晶質珪素膜102上に酸化珪素膜 でなるマスク絶縁膜103を50~150 nmの厚さに形成す る。そして、マスク絶縁膜103をパターニングしてニ ッケルを添加する領域に第1の開口部104、105を 設ける。

【0026】この第1の開口部104、105は後に半 導体素子(本実施例ではTFT)を形成する領域(素子 形成部) の近傍が露出する様に形成する。即ち、横成長 領域がちょうど素子形成部に形成される様に設計してお < 。

【0027】次に、薄い酸化膜(図示せず)を露出した 非晶質珪素膜の表面に形成する。この工程は酸素雰囲気 中でのUV光照射などで良い。この酸化膜は次の溶液塗 布工程で濡れ性を改善する効果を有する。

【0028】次に、珪素の結晶化を助長する触媒元素 (本明細書ではニッケルを例にする) を重量換算で100p pm含んだ溶液(例えば酢酸ニッケル塩溶液、硝酸ニッケ ル塩溶液等)を非晶質珪素膜102およびマスク絶縁膜

層106を形成する。(図1(A))

【0029】同公報記載の技術を用いると、マスク絶縁 膜に形成された第1の開口部104、105で露出した 非晶質珪素膜の表面には、約 2×10¹¹ atoms/cm² のニッ ケルが保持される。

【0030】この状態で結晶化のための加熱処理を行 う。この加熱処理は 500~700 ℃ (代表的には 550~65 0 ℃) の温度で行い、処理時間は 4~24時間(代表的に は8~15時間)とする。この処理によりニッケルが膜内 部屁と拡散して結晶化し、結晶性珪素膜107~110 10 が形成される。(図1(B))

【0031】ここで107、108はニッケルを添加し た領域であり、非常に高濃度にニッケルを含有してい る。また、109、110は横方向に結晶化が進行した 横成長領域であり、 5×10'8~ 1×10' atoms/cm3 程度 のニッケルを含む。また、結晶化に至らなかった領域は 非晶質のまま残存する。

【0032】この横成長領域は基板と概略平行に成長し た針状または柱状結晶が集合した結晶構造となってい る。また、各針状結晶は互いに概略平行に、巨視的には 20 同一の方向に向かって成長しているという特徴がある。 【0033】次に、上記マスク絶縁膜103を再びパタ ーニングして後に補助容量となる電極部 (下部電極部) を形成するための第2の開口部111を形成する。な お、マスク絶縁膜103を完全に除去した後に、開口部 を有するレジストマスクを新たに設ける構成とすること も可能である。

【0034】そして、その状態でイオンプランテーショ ン法またはプラズマドーピング法によりP(リン)イオ ンを添加する。Pイオンの代わりにAs(砒素)イオン 30 を用いても有効である。(図1 (C))

【0035】本実施例のイオン注入工程は加速電圧を5 ~25kVとし、ドーズ量を 1×10¹³~ 8×10¹⁵ atoms/cm ' (好ましくは 5×10''~ 1×10' atoms/cm') とす る。この様な設定とすることで、露出した非晶質珪素膜 中には 5×10' °~ 2×10' atoms/cm' の濃度でPイオン が添加される。

【0036】本実施例の特徴は、まずニッケル添加領域 として機能した第1の開口部104、105がリンを添 加する領域としても機能する点である。第1の開口部1 40 04、105の下に形成されたリン添加領域112、1 13はニッケルを集めるゲッタリング領域として機能す る。

【0037】また、第2の開口部111の下に形成され たリン添加領域114は、N型導電性を有する補助容量 の下部電極となる。そして、同時にニッケルを集めるゲ ッタリング領域としても機能する。

【0038】この様に、ゲッタリング領域を形成する目 的でPイオンを添加する工程が、補助容量の下部電極を 形成する工程を兼ねている点が本願発明の最も重要な構 50 成の一つである。

【0039】Pイオンの添加工程が終了したら、マスク 絶縁膜103を除去した後、窒素雰囲気中で400~700 ℃ (代表的には 550~600 ℃) 、 2~24時間 (代表的に は 8~12時間) の加熱処理を行い、横成長領域109、 110に存在するニッケルをリン添加領域112~11 4の方へと移動させる。(図2(A))

【0040】なお、この工程はマスク絶縁膜103を除 去する前に行っても構わない。また、加熱処理の前にレ ーザーアニール等の処理を行い、珪素膜中のリンを分散 させておくことも有効である。このレーザーアニールを 行う場合、マスク絶縁膜103を除去した後にレーザー アニールを施した方が効果的である。なお、レーザー光 としてはKrF、ArF、XeCl等を励起ガスとする エキシマレーザー、CO、レーザーおよびYAGレーザ 一等を利用することができる。

【0041】こうして横成長領域109、110に残留 していたニッケルはリン添加領域112~114にゲッ タリングされ、ニッケルが低減された横成長領域11 5、116が得られる。なお、リン元素によるゲッタリ ング工程については本発明者らが特願平9-94607 号で開 示している。(図2(A))

【0042】また、リン添加領域112~114はPイ オンを添加する工程で非晶質化するが、この加熱処理工 程で再び結晶化する。

【0043】次に、図2(A)の状態が得られたら、ハ ロゲン元素を含む雰囲気において加熱処理を行う。本実 施例では酸素(O,)雰囲気中に対して塩化水素(HC 1)を 0.5~10体積% (代表的には3%)で含ませる。 (図2 (B))

【0044】なお、HC1以外にHF、NF、、HB r、Cl,、ClF,、BCl,、F,、Br,等のハ ロゲンを含む化合物から選ばれた一種または複数種を用 いることができる。また、ハロゲン水素化物を用いるこ ともできる。

【0045】また、この加熱処理は塩素によるニッケル のゲッタリングを効果的に行うために700 ℃を超える温 度で行うことが好ましい。代表的には 800~1000℃ (本 実施例では 950℃) が良い。この処理により結晶性珪素 膜全体からニッケルが徹底的に除去または低減される。

【0046】なお、この加熱処理に先立ってリン添加領 域112~114は既に結晶化しているので、高い温度 による加熱処理であってもPイオンの熱拡散を最小限に 抑えることができる。

【0047】また、本発明者らがSIMS(質量二次イ オン分析) で確認した結果、図2(B) に示す工程の後 に横成長領域117、118に含まれるニッケル濃度 は、少なくとも 5×10' atoms/cm' 以下(これ以下は検 出下限となって測定不能)にまで低減されていることが 判明した。

【0048】そして、この時、リン添加領域112~114からもニッケルはゲッタリングされる。この領域は高濃度にニッケルを含有しているが、ハロゲン元素を含む雰囲気でのゲッタリング処理の条件によっては横成長領域と同様に5×10¹⁷ atoms/cm² 以下にまで低減するこ

【0049】ただし、後に補助容量の下部電極となるリン添加領域119は多量のニッケルがゲッタリングされて集まっているので、ハロゲン元素によるゲッタリング処理を行ったとしても、完成したTFTでは補助容量の 10下部電極にチャネル形成領域よりも高濃度のニッケルが存在していると考えられる。

とが可能である。

【0050】なお、例え上記下部電極にニッケルが残存していたとしても電極として機能すれば問題はない。また、リン添加領域112、113は少なくともチャネル形成領域には使用しない(ソース/ドレイン領域には使用することができる)。従って、リン添加領域112、113は基本的に活性層を形成する時点で除去するのでニッケルの有無は問題ではない。

【0051】 さらに、この加熱処理により横成長領域の 20 内部にはハロゲン元素が取り込まれる。そのため、最終的な活性層(横成長領域)には $1\times10^{15}\sim1\times10^{26}$ atom s/cm³ の濃度でハロゲン元素が存在する。

【0052】また、本発明者らがTEM (透過型電子顕微鏡) により横成長領域117、118を分析した結果、特定方向に規則性をもって並んだ複数の棒状または偏平棒状結晶が集合した結晶構造が確認された。

【0053】この結晶構造の特徴はほぼ前述の横成長領域の特徴と等しい。しかしながら、本発明者らの様々な解析により各棒状結晶(針状結晶と言っても差し支えな 30い)間の境界(結晶粒界)は格子が連続して極めて整合性が良く、電気的に不活性であると推測されている。

【0054】その証拠として、この様な結晶構造を有する結晶性珪素膜を活性層としたTFTは、単結晶シリコン上に形成したMOSFETを凌駕する電気特性を達成している。この結晶構造に関する詳細は、本発明者らが平成8年11月29日に出願した特願平8-335152号に記載されている。

【0055】 こうして図2(B)の状態が得られたら、 珪素膜をパターニングして活性層120~122を形成 40 する。なお、活性層120、121はそれぞれ主に周辺 回路を構成するCMOS回路のN型TFT、P型TFT となる。また、活性層122は画素マトリクス回路を構 成する画素TFT(本実施例ではN型TFTとする)と なる

【0056】次に、珪素膜表面に形成された酸化物(図示せず)を除去する。この様な表面酸化物は珪素膜中の汚染物等を取り込んでいるため、除去することで清浄な珪素膜表面を得ることができる。

【0057】そして、ただちにゲイト絶縁膜となる酸化 50

珪素膜123をプラズマCVD法を用いて10~150 mmの厚さに形成し、再び 700℃を超える温度での加熱処理を行う。この時、処理雰囲気は前述の様なハロゲン元素を含む雰囲気とすることが好ましい。その場合、条件は前

述の条件と同一で良い。(図2 (C)) 【0058】また、加熱処理の最後に不活性雰囲気中で

の加熱処理を入れてゲイト絶縁膜123の膜質を改善することも有効である。

【0059】この加熱処理により活性層中に残留するニッケルのさらなる除去が期待できる。また、活性層120~122とゲイト絶縁膜123との界面には熱酸化膜が形成され、界面準位等の少ない良好な活性層/ゲイト絶縁膜界面が得られる。

【0060】次に、アルミニウムまたはアルミニウムを主成分とする材料でなる電極パターン124~127を形成する。電極パターン124~127はそれぞれCMOS回路または画素TFTを構成するゲイト電極の原型である。また、電極パターン127は補助容量の上部電極の原型である。

0 【0061】なお、本実施例では画素TFTとしてトリプルゲイト型TFTを採用するため、電極パターン126を三つに分けて記載するが実際には全て繋がった同ー電極である。

【0062】こうして図3(A)の状態が得られたら、次に2回の陽極酸化工程を行う。なお、以下に記載する陽極酸化工程からイオン注入(リン(P)またはボロン(B))に至るまでの工程は、本発明者らによる特開平7-135318号公報記載の技術によるものである。従って、詳細な条件等は同公報を参考にすると良い。

3 【0063】電極パターン124~127を形成した後、まず、3%シュウ酸水溶液中で陽極酸化を行い、多孔質状の陽極酸化膜128~131を形成する。次に、3%酒石酸を混合したエチレングリコール溶液中で陽極酸化を行い、無孔質状の陽極酸化膜132~135を形成する。また、これら2回の陽極酸化工程の後、ゲイト電極136~138、補助容量の上部電極139が画定する。

【0064】こうして図3(B)に示す状態が得られたら、ゲイト電極および多孔質状の陽極酸化膜をマスクとしてゲイト絶縁膜123のドライエッチングを行う。この工程より140~143で示される様なゲイト絶縁膜が形成される。なお、ゲイト絶縁膜143は補助容量のキャパシタ絶縁膜として機能する。(図3(C))

【0065】次に、図3(D)に示す様に多孔質状の陽極酸化膜128~131を除去し、高加速Pイオン注入及び低加速Pイオン注入を行う。この工程によってN型TFTのソース領域144、ドレイン領域145、一対の低濃度不純物領域(LDD領域とも呼ばれる)146、チャネル形成領域147が形成される。

【0066】また、本実施例では画素TFTをN型TF

Tで構成するため、画素TFTのソース領域148、ドレイン領域149、一対の低濃度不純物領域150~152、チャネル形成領域153~155が形成される。

【0067】なお、この時P型TFTの活性層にもPイオンが添加されて前述のソース/ドレイン領域と同濃度のPイオンを含んだ領域156、157及び前述の低濃度不純物領域と同濃度のPイオンを含んだ領域158が形成される。また、159で示される領域にはPイオンは全く添加されず、予め添加したPイオン濃度が保たれるが、実質的に画素TFTとドレイン領域149と一体10化してしまう。

【0068】次に、P型TFTのみが露出する様にレジストマスク160を設け、高加速Bイオン注入及び低加速Bイオン注入を行う。この工程によって図3(D)におけるPイオンを含んだ領域 $156\sim158$ は全てP型に反転してP型TFTのソース領域161、ドレイン領域162、一対の低濃度不純物領域163、チャネル形成領域164が形成される。(図4(A))

【0069】以上の様なイオン注入工程を利用すると、 1回のパターニング工程のみでN型TFTとP型TFT のソース/ドレイン領域を形成することができる。

【0070】次に、レジストマスク160を除去した状態でファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段またはそれらを併用した手段によって注入したPイオンおよびBイオンの活性化を行う。また、これと同時にイオン注入により崩れた活性層の結晶性を修復する。

【0071】次に、第1の層間絶縁膜165として酸化 珪素膜及び窒化珪素膜でなる積層膜を形成する。そし て、コンタクトホールを形成した後、ソース電極166 30 ~168及びドレイン電極169、170を形成する。 (図4(B))

【0072】次に、第2の層間絶縁膜171として有機性樹脂膜(ポリイミド、ポリアミド、ポリイミドアミド、アクリル等)を $0.5\sim3~\mu\mathrm{m}$ (好ましくは $1.5\sim2.5~\mu\mathrm{m}$)の厚さに形成する。有機性樹脂膜の最も大きな特徴は比誘電率が低い(2.0~3.4~2程度)ことであり、これにより配線間の寄生容量を大幅に低減することができる。即ち、ロジック回路など高周波駆動を必要とする回路を構成する際に動作速度の低下を効果的に抑制する40~2とができる。

【0073】次に、第2の層間絶縁膜171にコンタクトホールを形成して、画素電極172を形成する。なお、本実施例では画素電極172をアルミニウムまたはアルミニウムを主成分とする材料で構成する。

【0074】最後に、得られたTFT全体を水素雰囲気において加熱処理して水素化を行い、活性層中のダングリングボンドの低減を図る。こうして、図4(C)に示す様な、CMOS回路および画素TFTが同一基板上に一体形成されたアクティブマトリクス基板が完成する。

【0075】この後は、公知のセル組み工程によって上 記アクティブマトリクス基板と対向基板との間に液晶層 を挟持すれば反射型液晶表示装置が完成する。

【0076】液晶材料の種類、セルギャップ等の設計事項は実施者が適宜決定すれば良い。また、本実施例ではブラックマスクを対向側に設ける構成としているが、アクティブマトリクス基板側の必要箇所に設ける構成としても良い。

【0077】〔実施例2〕本実施例では実施例1とは異なる手段で結晶性珪素膜を形成する例について説明する。なお、基本的に異なる工程は実施例1の図1

(A)、(B)、(C)に対応する工程(リン元素によるゲッタリング工程の手前の工程)だけなので、これらの工程についてのみ説明することとする。

【0078】本実施例では、非晶質珪素膜を結晶化する 手段として特開平7-130625号公報記載の技術の縦成長領域の形成方法を利用する。

【0079】図5(A)において、501は石英基板、502は非晶質珪素膜である。縦成長領域を形成する場合、実施例1の様なマスク絶縁膜は必要なく、非晶質珪素膜502の全面に対してニッケル含有層503を形成すれば良い。

【0080】この時、ニッケルを含有した溶液内のニッケル濃度は重量換算で10ppm (非晶質珪素膜の表面で約3×10¹³ atoms/cm²)で良い。

【0081】この状態で結晶化のための加熱処理を行う。本実施例では600 ℃4 時間とする。この加熱処理により非晶質珪素膜502は全面が結晶化し、縦成長領域と呼ばれる結晶性珪素膜504が得られる。(図5(B))

【0082】次に、レジストマスク505を形成する。 レジストマスク505にはPイオンを添加するための開口部 $506\sim508$ が形成される。そして、開口部 $506\sim508$ を形成したら、Pイオンの注入工程を行い、リン添加領域 $509\sim511$ を形成する。(図5(C))

【0083】この時、開口部506、507からPイオンが添加された領域509、510はニッケルを集めるゲッタリング領域として機能する。このゲッタリング領域の形成箇所は、素子形成部から離れすぎるとゲッタリング効果が小さくなるので素子形成部に隣接する領域が好ましい。

【0084】また、開口部508からPイオンが添加された領域511は補助容量の下部電極として機能する。 勿論、下部電極としての機能に加えてゲッタリング領域 としての機能も兼ねている。

【0085】以上の様な工程で図5(C)に示す状態が得られる。この後は実施例1と同様の工程に従って半導体装置を作製すれば良い。

【0086】〔実施例3〕本実施例では同一基板上で縦

50

成長領域と横成長領域とを使い分けて半導体装置を作製する例について説明する。なお、基本的にはリン元素によるゲッタリング工程までが異なるのみで、実施例1や 実施例2と類似の工程であるので必要な部分のみを説明することにする。

【0087】図6(A)において、601は石英基板、602は非晶質珪素膜である。本実施例では周辺回路を横成長領域で形成し、画素マトリクス回路を縦成長領域で形成する構成とする。そのため、マスク絶縁膜603は画素マトリクス回路となる領域には形成しない様にし、周辺回路となる領域では必要箇所に開口部604を設ける。

【0088】そして、ニッケルを含有した溶液を塗布し、スピンコートすることによりニッケル含有層605を形成する。この時、溶液内のニッケル濃度は実施例1と同様に重量換算で100ppmとすれば良い。これ以下の濃度では横成長領域の成長距離が所望の長さにまで達しない恐れがある。(図6(A))

【0089】この状態で結晶化のための加熱処理を行う。本実施例では横成長を十分に行わすために600 ℃8 時間とする。この加熱処理により周辺回路となる領域ではニッケル添加領域(縦成長領域とも言える)606、横成長領域607が形成される。また、画素マトリクス回路となる領域では非晶質珪素膜602の全面が結晶化し、縦成長領域608が形成される。(図6(B))

【0090】そして、マスク絶縁膜603を除去した後、開口部610~612を設けたレジストマスク609を形成し、Pイオンの注入工程を行ってリン添加領域613~615を形成する。(図6(C))

【0091】本実施例でも実施例1、実施例2と同様に、リン添加領域613、614はニッケルを集めるゲッタリング領域として機能し、リン添加領域615は補助容量の下部電極として機能する。勿論、下部電極としての機能に加えてゲッタリング領域としての機能も兼ねている。

【0092】以上の様な工程で図6(C)に示す状態が得られる。この後は実施例1と同様の工程に従って半導体装置を作製すれば良い。

【0093】〔実施例4〕本実施例では実施例3とは異なる構成で縦成長領域と横成長領域とを使い分ける例に 40ついて説明する。なお、本実施例もリン元素によるゲッタリング工程までを説明するにとどめる。

【0094】図7(A)において、701は石英基板、702は非晶質珪素膜である。本実施例では周辺回路を縦成長領域で形成し、画素マトリクス回路を横成長領域で形成する構成とする。そのため、マスク絶縁膜703は周辺回路となる領域には形成しない様にし、画素マトリクス回路となる領域では必要箇所に開口部704を設ける。

【0095】そして、ニッケルを含有した溶液を塗布

し、スピンコートすることによりニッケル含有層 7 0 5 を形成する。この時、溶液内のニッケル濃度は実施例 3 と同様に重量換算で100ppmとすれば良い。(図 7 (A))

【0096】この状態で結晶化のための加熱処理を行う。本実施例では横成長を十分に行わすために600 ℃8 時間とする。この加熱処理により画素マトリクス回路となる領域ではニッケル添加による縦成長領域706、横成長領域707が形成される。また、周辺回路となる領域では非晶質珪素膜702の全面が結晶化し、縦成長領域708が形成される。(図7(B))

【0097】そして、マスク絶縁膜703を除去した後、開口部710~712を設けたレジストマスク709を形成し、Pイオンの注入工程を行ってリン添加領域713~715を形成する。(図7(C))

【0098】本実施例でも実施例1乃至実施例3と同様に、リン添加領域713、714はニッケルを集めるゲッタリング領域として機能し、リン添加領域715は補助容量の下部電極として機能する。勿論、下部電極としての機能に加えてゲッタリング領域としての機能も兼ねている。

【0099】以上の様な工程で図7(C)に示す状態が得られる。この後は実施例1と同様の工程に従って半導体装置を作製すれば良い。

【0100】〔実施例5〕本実施例では、補助容量の下部電極を構成する領域をニッケル添加領域として活用する場合の例について説明する。なお、本実施例もリン元素によるゲッタリング工程までを説明するにとどめる。 【0101】図8(A)において、801は石英基板、

30 802は非晶質珪素膜である。その上にマスク絶縁膜803を形成し、マスク絶縁膜803には開口部804、805を形成する。この時、開口部805は後に補助容量の下部電極となる領域に形成する点に本実施例の特徴がある。

【0102】そして、ニッケルを含有した溶液を塗布し、スピンコートすることによりニッケル含有層806を形成する。この時、溶液内のニッケル濃度は実施例3および実施例4と同様に重量換算で100ppmとすれば良い。(図8(A))

【0103】この状態で結晶化のための加熱処理を行う。本実施例ではこの加熱処理を570℃ 14 時間とする。この様に結晶化温度を560 ℃まで下げることで自然核発生による結晶化を十分に防ぐことができる。自然核発生が生じるとそこで横方向への結晶成長が止まってしまうことが起こりうるので好ましくない。

【0104】この加熱処理により周辺回路となる領域ではニッケル添加による縦成長領域807、横成長領域808が形成される。また、画素マトリクス回路となる領域ではニッケル添加による縦成長領域809、横成長領域8000、横成長領

50 域810が形成される。(図8(B))

【0105】そして、図8(C)に示す様にマスク絶縁膜803をそのままマスクとしてPイオンの注入工程を行い、リン添加領域811、812を形成する。この後は実施例1と同様の工程に従って半導体装置を作製すれば良い。

【0106】本実施例の場合、ニッケルの添加工程に用いたマスク絶縁膜803をそのままリン添加工程のマスクとして用いることができるため、製造工程が簡略化されるという利点がある。

【0108】図9(A)において、901は石英基板、902は非晶質珪素膜、903はマスク絶縁膜である。本実施例の場合、周辺回路となる領域においてマスク絶縁膜603に開口部904を形成する。画素マトリクス回路となる領域には開口部は形成しない。

【0109】そして、ニッケルを含有した溶液を塗布し、スピンコートすることによりニッケル含有層905を形成する。この時、溶液内のニッケル濃度は重量換算で100ppmとすれば良い。(図9(A))

【0110】この状態で結晶化のための加熱処理を行う。本実施例では560 ℃20時間で結晶化工程を行う。この加熱処理により周辺回路となる領域ではニッケル添加による縦成長領域906、横成長領域907が形成される。また、画素マトリクス回路となる領域では、ニッケルが全く添加されないので非晶質領域908は残存する。(図9(B))

【0111】そして、マスク絶縁膜903を除去した後、開口部910、911を設けたレジストマスク909を形成し、Pイオンの注入工程を行ってリン添加領域912、913を形成する。なお、この時点でリン添加領域912、913は一旦非晶質化する。(図9(C))

【0112】次に、600 ℃ 8~24時間程度の加熱処理を 行い、リン元素によるゲッタリング工程を行う。この工 程により横成長領域914に含まれるニッケルは、リン 40 添加領域915へとゲッタリングされる。(図10 (A))

【0113】また、ゲッタリング領域となったリン添加 領域915はこの加熱処理により再結晶化する。さら に、後に補助容量の下部電極として機能するリン添加領 域916もこの加熱処理により再結晶化する。

【0114】そして、前述の非晶質領域908も結晶化が進行し、結晶領域917となる。この進行度合いは加熱処理の条件にもよるが、600℃12時間を超える加熱処理であればほぼ全域が結晶化すると考えて良い。

【0115】次に、ハロゲン元素を含む雰囲気中で加熱処理を行い、ハロゲン元素の作用によりニッケルをゲッタリングする。この加熱処理の条件は実施例1に従えば良い。なお、この時、リン添加領域915、916は既に結晶化しているので、リン元素の熱拡散は問題となるほど大きくはならない。(図10(B))

【0116】この工程により得られる横成長領域918 は実施例1で説明した様な棒状または偏平棒状結晶でな る特異な結晶構造を有し、優れた結晶性を有する結晶性 珪素膜となる。

【0117】また、リン添加領域919は、前述のリン元素によるゲッタリング工程で集まったニッケルが殆どゲッタリングされて気相中へと除去されるので、殆どニッケルを含まない領域となる。

【0118】さらに、920で示される領域は、前述の加熱処理で既に結晶化しているのでその結晶性が高い温度での熱処理により大幅に改善される。なお、非晶質領域に対して直接的に図10(B)に示す加熱処理を施した場合、得られる結晶領域は非常に結晶性が悪い(TFTを作製した場合に電気特性が悪い)ことが実験的に確かめられている。

【0119】そして、図10(B)の状態が得られたら、必要箇所をパターニングにより残して活性層921 \sim 923を形成する。そして、実施例1の工程に従ってゲイト絶縁膜924を形成する。

【0120】以上の様な工程で図10(C)に示す状態が得られる。この後は実施例1と同様の工程に従って半導体装置を作製すれば良い。

【0121】〔実施例7〕本実施例では図2(A)に示30 したリン元素によるゲッタリング工程の加熱方法としてランプアニールを用いる例を示す。

【0122】ランプアニールによる加熱処理としてはRTA(ラピッド・サーマル・アニール)が知られている。これはハロゲンランプ等を用いた赤外光を試料に対して照射し、薄膜を加熱する技術である。

【0123】ゲッタリング工程における加熱処理として RTAを利用すると、700~1100℃という高温アニール 処理を数秒から数分と短い時間で処理することができ る。従って、ファーネスアニールよりも高温処理ができ るので触媒元素のゲッタリング効果が向上する。また、 処理時間もはるかに短いのでスループットも大幅に向上 する

【0124】さらに、700~1100℃という高い温度による加熱処理によって結晶性珪素膜の結晶粒界付近に存在する珪素原子の再配列がなされ、結晶粒界の不活性化が促進する。即ち、不対結合手の如き結晶欠陥が大幅に減少してキャリアが捕獲される可能性が低くなり、全体的な結晶性が著しく改善される。

【0125】 〔実施例8〕 本発明では、触媒元素(代表 50 的にはニッケル)の添加方法としてイオンプランテーシ ョン法を用いることもできる。この場合、ドーズ量は $0.5 \times 10^{13} \sim 1 \times 10^{15} \, atoms/cm^2$ (好ましくは $2 \times 10^{13} \sim 2 \times 10^{14} \, atoms/cm^2$)となる様に調節することが好ましい。

【0126】本実施例の様にイオンプランテーション法で触媒元素を添加する場合、マスク絶縁膜に設ける開口部の幅(短辺)は $0.01\sim5~\mu\,\mathrm{m}$ (代表的には $0.25\sim2~\mu\,\mathrm{m}$)程度で良い。即ち、微細なパターンに形成された開口部に対しても十分な量のニッケルを添加することが可能である。

【0127】従って、回路設計の段階においてデッドスペースとなる触媒元素の添加領域の占有面積を大幅に低減することができるため、回路設計の自由度が向上するという利点が得られる。

【0128】〔実施例9〕実施例1ではゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いたが、本発明はゲイト電極として一導電性を有する結晶性珪素膜を用いることも可能である。

【0129】また、チタン、タンタル、タングステン、 モリブデン等の金属材料やそれら金属材料と珪素との化 20 合物でなる金属シリサイド等をゲイト電極として用いる こともできる。

【0130】〔実施例10〕実施例1乃至実施例9では 代表的なTFT構造の一例としてプレーナ型TFTの例 を示しているが、他にも逆スタガ型TFTなどのボトム ゲイト型TFTを本発明に適用することも可能である。

【0131】また、TFTに限らず、シリコンウェハー 上に形成されたMOSFETに対して適用することも可 能である。

【0132】この様に、本願発明は半導体素子(半導体 30 装置)の構造によらず適用することが可能であり、特定 構造の半導体素子に限定されるものではない。

【0133】 (実施例11) 本実施例では画素マトリクス回路を構成する画素構成の一例を図11に示す。ただし、構造を簡略化するため画素電極は省略してある。

【0134】図11において11は活性層であり、図2 (C)の活性層122に対応する。本実施例では活性層 11のドレイン側を、画素内いっぱいに広がる様に形成 してあり、補助容量の下部電極12を兼ねる点に特徴が ある。

【0135】その上方にはゲイト絶縁膜を介してゲイト線13が配置されている。ゲイト線13は図3(B)のゲイト電極138に対応する。また、ゲイト線13とは別に補助容量の上部電極14が形成される。この上部電極14は図3(B)の上部電極139に対応する。

【0136】この場合、上部電極14は下部電極となる 活性層とほぼ一致する様な形状に設けられており、ほぼ 画素の占有面積の相当する補助容量を形成する。また、 隣接する画素間で上部電極14は電気的に接続されてい る(ゲイト線とクロスしない様にゲイト線と平行に接続 50 する)。即ち、全ての画素において補助容量の上部電極 は同電位に保たれる。

【0137】次に、ゲイト線13及び補助容量の上部電極14の上には第1の層間絶縁膜を介してソース電極(ソース線)15及びドレイン電極16が形成される。

これらの電極はそれぞれは図4 (B) のソース電極168とドレイン電極170に対応する。

【0138】そして、図示していないが、後は図4

(C) に示す様に層間絶縁膜171と画素電極172を 10 形成して、公知のセル組み工程を行えば反射型液晶表示 装置が完成する。本実施例の様な構造とすると、画素面 積が小さくなってもその面積を最大限に生かして補助容 量を確保することが可能である。

【0139】〔実施例12〕本発明は透過型液晶表示装置に適用することもできる。なお、TFTの作製工程は基本的に実施例1で説明した通りなので、詳細な説明は省略する。

【0140】実施例1では画素電極としてアルミニウムを主成分とする材料を用いているが、本実施例では透明導電膜としてITO膜を用いる。また、透過型では開口率を大きくとることが重要な課題となるので、電界遮蔽膜やブラックマスク等は必要な箇所に最小限の大きさで設ければ良い。

【0141】ここで、本実施例の透過型液晶表示装置を上面から見た図を図12に示す。なお、特定の構造を分かり易く説明するためにソース/ドレイン電極を形成した状態の上面図を説明する。従って、画素電極、電界遮蔽膜、ブラックマスク等の記載は省略する。

【0142】図12において、21は活性層であり、その一部(ドレイン領域側)には補助容量の下部電極部22が形成されている。また、活性層21の上にはゲイト電極(ゲイト線)23が配置され、下部電極22の上には補助容量の上部電極24が配置される。なお、下部電極22は上部電極24によって覆われてしまうので図12では点線で示している。勿論、下部電極22と上部電極24との間にはゲイト絶縁膜が挟持されて補助容量を形成している。

【0143】そして、ゲイト電極23、上部電極24と 交差する様にしてソース電極(ソース線)25が形成さ 40 れる。このソース電極25はコンタクト部26で活性層 21のソース領域と電気的に接続している。

【0144】実際には、活性層や各配線を遮蔽する様に ブラックマスクが設けられたり、上下配線間に電界遮蔽 膜が設けられたりする。そして、図示しない画素電極が コンタクト部27で活性層21のドレイン領域と電気的 に接続する。

【0145】以上の様な構造とすれば、透過型液晶表示 装置を作製することができる。なお、本発明は図12に 示した装置構造に限定されないことは言うまでもない。

【0146】〔実施例13〕実施例1で説明した反射型

液晶表示装置を簡略化した断面図を図13に示す。なお、アクティブマトリクス基板の説明は実施例1で既に行ったので、ここではそれ以外の構造について説明する。

【0147】図13において、31は透光性を有する基板、302は透明導電膜である。ここでは省略しているが、透光性基板31の上には他にもカラーフィルター、配向膜、ブラックマスク等が設けられる場合がある。また、そして、これらをまとめて対向基板と呼ぶ。

【0148】対向基板とアクティブマトリクス基板との間では封止材33に囲まれて液晶層34が挟持されている。本発明はECBモード、ゲストホストモード等のあらゆるモードに対応可能であるので、それに応じて液晶材料を変更すれば良い。また、この様な駆動モードによってカラーフィルターが必要になる場合もある。さらに、液晶表示装置の駆動モードによっては偏光板を用いることもある。

【0149】なお、本実施例では周辺回路の上方には液晶層を配置しない構成とし、周辺回路と対向側の透明導電膜32との間に寄生容量が形成されるのを防いでいる。勿論、基板全面に液晶層が配置される様な構成でも構わない。

【0150】また、図14にアクティブマトリクス基板上に配置される各回路の配置構成の一例を示す。図14において、41は石英基板、42は下地膜、43は画素マトリクス回路、44はソースドライバー回路、45はゲイトドライバー回路、46はロジック回路である。

【0151】以上は反射型液晶表示装置の概略であるが、透過型液晶表示装置でも基本的な構成は変わらない。この様に、本発明はどの様な構造の液晶表示装置に 30対しても適用することが可能である。

【0152】〔実施例14〕本発明は液晶表示装置以外の電気光学装置に対して適用することもできる。その様な電気光学装置としては、EL(エレクトロルミネッセンス)表示装置、EC(エレクトロクロミクス)表示装置等が挙げられる。

【0153】、〔実施例15〕本実施例では、本発明を利用した電気光学装置を利用する応用製品(電子デバイス)の一例を図15に示す。本発明を利用した応用製品としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。

【0154】図15(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本発明は表示装置2004に適用することができる。

【0155】図15(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操 50

作スイッチ2104、バッテリー2105、受像部2106で構成される。本発明は表示装置2102に適用することができる。

【0156】図15(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本発明は表示装置2205に適用できる。

た、そして、これらをまとめて対向基板と呼ぶ。 【0157】図15(D)はヘッドマウントディスプレ 【0148】対向基板とアクティブマトリクス基板との 10 イであり、本体2301、表示装置2302、バンド部 間では封止材33に囲まれて液晶層34が挟持されてい 2303で構成される。本発明は表示装置2302に適 る。本発明はECBモード、ゲストホストモード等のあ 用することができる。

【0158】図15(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。

【0159】図15 (F) はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。

【0160】以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。

[0161]

【発明の効果】触媒元素をゲッタリングするための領域を形成する工程と、補助容量の下部電極を形成する工程とを共通化することで製造プロセスが簡略化される。そのため、スループット、歩留り等が向上し、経済的に有益である。

【0162】さらに、本発明を用いて得られた結晶性膜は触媒元素の効果により結晶性が非常に優れ、かつ、ゲッタリング処理によりその触媒元素が除去または低減されている。そのため、半導体装置の活性層として利用した場合、優れた電気特性と高い信頼性とを備えた半導体40 装置を得ることができる。

【図面の簡単な説明】

【図1】 半導体装置の作製工程を示す図。

【図2】 半導体装置の作製工程を示す図。

【図3】 半導体装置の作製工程を示す図。

【図4】 半導体装置の作製工程を示す図。

【図5】 半導体装置の作製工程を示す図。

【図6】 半導体装置の作製工程を示す図。

【図7】 半導体装置の作製工程を示す図。

【図8】 半導体装置の作製工程を示す図。


【図9】 半導体装置の作製工程を示す図。

21			22		
【図10】	半導体装置の作製工程を示す図。		1 0 6	ニッケル含有層	
【図11】	画素領域を上面から見た図。		107,108	ニッケル添加領域	
【図12】	画素領域を上面から見た図。		109,110	横成長領域	
【図13】	液晶表示装置の断面を示す図。		1 1 1	開口部	
【図14】	アクティブマトリクス基板の概略を示す		112.113	リン添加領域(ゲッタリングサイ	
図。			F)		
【図15】	応用製品の一例を示す図。		1 1 4	リン添加領域(補助容量の下部電	
【符号の説明】			極)		
1 0 1	石英基板		1 1 5 ~ 1 1 8	横成長領域	
102	非晶質珪素膜	10	1 1 9	補助容量の下部電極	
103	マスク絶縁膜		120~122	活性層	
104,10) 5 開口部		1 2 3	ゲイト絶縁膜	


(12)

特開平10-301147


【図1】




【図2】




【図3】




【図4】




【図13】




【図14】




【図5】




[図6]




【図7】




[図8]





【図10】






【図9】





【図15】



フロントページの続き

(72)発明者 大谷 久 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内